PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-100997

(43) Date of publication of application: 13.04.2001

(51)Int.Cl.

GO6F 9/38

G06F 9/30 G06F 9/32

G06F 15/16

(21)Application number: 11-281957

(71)Applicant: FUJITSU LTD

(22)Date of filing:

01.10.1999

(72)Inventor: MIYAKE HIDEO


SUGA ATSUHIRO NAKAMURA YASUKI TAKEBE YOSHIMASA

(54) PARALLEL PROCESSING PROCESSOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a parallel processing processor which actualizes efficient parallel processes.

SOLUTION: The parallel processing processor is a parallel processing processor executing one ore more basic instructions included in instruction words delimted with instruction delimiter information in parallel, and equipped with instruction execution parts EU0 and EU1 performing processes corresponding to the supplied basic instructions in parallel, an instruction fetch part 46 taking instruction words one by one according to the instruction delimiter information, and an instruction issue part 72 issuing basic instructions to one corresponding instruction execution part by the basic instructions included in the instruction words taken in by the instruction fetch part 46.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号 特開2001 — 100997 (P2001 — 100997A)

(43)公開日 平成13年4月13日(2001.4.13)

	職別記号	FΙ			テーマコード(参考)
9/38	370	G06F	9/38	370X	5B013
9/30	350		9/30	350F	5 B O 3 3
9/32	3 5 0		9/32	350A	5B045
5/16	610	1	15/16	610B	
			·	640K	
		審査請求	未簡求	請求項の数5	OL (全28頁)
4	持顧平11-281957	(71) 出願人	00000522	3	
			富士通株	式会社	
25	P成11年10月1日(1999.10.1)	神奈川県川崎市中原区上小田中4丁目14			
			1号		
		(72)発明者	三宅 英	雄	
			神奈川県	川崎市中原区上。	小田中4丁目1番
	•		1号 當	土通株式会社内	
		(72)発明者	須賀 教	浩	
			神奈川県	川崎市中原区上	小田中4丁目1番
		Ì			
		(74)代理人			
				伊東 忠彦	
			<i>,</i> ,	2 2,4 12.22	
					最終質に続く
•	9/30 9/32 5/16	9/38 3 7 0 9/30 3 5 0 9/32 3 5 0	9/38 3 7 0 G 0 6 F 9/30 3 5 0 9/32 3 5 0 5/16 6 1 0 6 4 0 審査請求 特顯平11-281957 (71)出與人 平成11年10月 1 日 (1999. 10.1) (72)発明者	9/38 3 7 0 9/30 9/30 9/30 9/30 9/32 3 5 0 9/32 15/16 6 1 0 15/16 6 4 0 審查請求 未請求	9/38 3 7 0 9/30 3 5 0 9/30 3 5 0 F 9/32 3 5 0 A 9/32 3 5 0 A 15/16 6 1 0 B 6 4 0 6 4 0 K 審查請求 未請求 請求項の数 5 F 6 1 0 月 1 日 (1999. 10. 1)


(54) 【発明の名称】 並列処理プロセッサ

(57)【要約】

【課題】 効率良い並列処理を実現する並列処理プロセッサを提供する。

【解決手段】 命令区切り情報によって区切られた命令語に含まれる一つあるいは複数の基本命令を並列的に実行する並列処理プロセッサであって、供給される基本命令に応じた処理を並列的に実行する複数の命令実行部EUO,EU1と、命令区切り情報に応じて命令語を一つずつ取り込む命令取り込み部46と、命令取り込み部46により取り込まれた命令語に含まれる基本命令毎に、対応するいずれか一つの命令実行部に基本命令を発行する命令発行部72とを備えたことを特徴とする並列処理プロセッサを提供する。

実施の形態1の実施例1に係る並列処理プロセッサの構成を示す図



【特許請求の範囲】

【請求項1】 命令区切り情報によって区切られた命令 語に含まれる一つあるいは複数の基本命令を並列的に実 行する並列処理プロセッサであって、

1

供給される前記基本命令に応じた処理を並列的に実行す る複数の命令実行部と、

前記命令区切り情報に応じて前記命令語を一つずつ取り 込む命令取り込み部と、

前記命令取り込み部から供給された前記命令語に含まれ る前記基本命令毎に、前記基本命令を実行すべきいずれ 10 か一つの前記命令実行部へ選択的に前記基本命令を発行 する命令発行部とを備えたことを特徴とする並列処理プ ロセッサ。

【請求項2】 前記複数の命令実行部は全て同一の構成 を有する請求項1に記載の並列処理プロセッサ。

【請求項3】 前記複数の命令実行部のうち少なくとも 二つは構成が相違すると共に、

前記命令取り込み部は、取り込んだ前記命令語毎に、前 記命令語に含まれる前記基本命令を前記複数の命令実行 部の構成に応じて並び替えた上で前記命令発行部に供給 20 する請求項1に記載の並列処理プロセッサ。

【請求項4】 前記複数の命令実行部のうち少なくとも 二つは構成が相違すると共に、

前記命令発行部は、前記命令取り込み部から供給された 前記命令語に含まれる前記基本命令を、前記複数の命令 実行部の構成に応じて並び替えた後に前記命令実行部へ 発行する請求項1に記載の並列処理プロセッサ。

【請求項5】 前記命令発行部は、前記命令実行部にお いて実行中の前記基本命令の種類に応じて、前記実行が 完了する前に次の前記基本命令を発行する請求項1から 30 4のいずれかに記載の並列処理プロセッサ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、プロセッサに関 し、さらに詳しくは複数の基本命令を並列的に実行する 並列処理プロセッサに関するものである。

[0002]

【従来の技術】一般に、従来の計算機システムにおいて はパイプライン処理等で複数の基本命令を並列に実行す ることで、処理能力の向上を図っている。また従来にお 40 いては、複数の基本命令をまとめて固定長の命令語と し、一つの命令語に含まれた複数の基本命令を並列に実 行する方式として超長命令語(Very Long Instruction Word- VLIW) 方式が採用されている。また、スーパー スカラ (super-scalar) 方式等では、命令並列度に応じ て基本命令を並列に実行することが行われている。

【0003】図1は、従来の並列処理プロセッサの構成 を示す図である。図!に示されるように、従来の並列処 理プロセッサ10は、メモリ7に接続された命令読出部

ぞれが命令発行部3に接続された命令実行部EUO〜E Unと、全ての命令実行部EUO~EUnに接続された レジスタ部5とを備える。

【0004】ここで、命令読出部1はメモリ7から命令 語を読み出して、該命令語を命令発行部 3 に供給する。 また、命令発行部3は供給された命令語に含まれる基本 命令を、命令実行部EUO~EUnへ発行する。なお、 このとき命令実行部EUO~EUnが既に先の基本命令 を実行中である場合には、その実行の完了を待った後に 対応する命令実行部へ次の基本命令を供給する。

【0005】そして、命令実行部EU0~EUnは供給 された基本命令を実行するとともに、該実行が完了した 場合にはその旨を命令発行部3へ通知する。また、レジ スタ部5は必要に応じて命令実行部EUO~EUnへデ ータを供給し、かつ各命令実行部EUO~EUnにおけ る実行結果を保持する。なお、外部接続されたメモリ7 は並列処理プロセッサ10で実行する命令語列を記憶す ると共に、命令実行部EUO~EUnが命令の実行にあ たり必要とするデータ及び該実行の結果得られたデータ を記憶する。

【0006】図2は、4個の命令実行部EU0~EU3 を備えた上記の並列処理プロセッサに供給される命令語 の形式を示す図である。図2に示されるように、命令語 は基本命令 BIと、無操作命令nopとからなる。ここ で、一つの命令語に含まれ並列的に実行される基本命令 の数が命令実行部EUO~EU3の数に達しない場合に は、無操作命令の割合が多くなることがわかる。

【0007】すなわち、従来のVLIWによる複数の基 本命令の並列処理方式は、命令語が固定長であったた め、並列に実行する基本命令の数が所定の数に違しない 場合には、無操作命令を付加して所定の長さにする必要 があった。このことから、命令並列度の低いプログラム に対しては、無操作命令が多くなると共に命令コード量 が増大するため、メモリの使用効率の悪化やキャッシュ メモリのヒット率の低下、命令読み出し機構の負荷の増 大などを招くという問題があった。

【0008】一方、スーパースカラ方式については、プ ログラム実行時に並列実行される命令の数を増やすに は、必要とされる回路規模が大きくなるという問題があ る。

[0009]

【発明が解決しようとする課題】本発明は、上述の問題 を解消するためになされたもので、効率良い並列処理を 実現する並列処理プロセッサを提供することを目的とす る。

[0010]

【課題を解決するための手段】上記の目的は、命令区切 り情報によって区切られた命令語に含まれる一つあるい は複数の基本命令を並列的に実行する並列処理プロセッ 1と、命令読出部1に接続された命令発行部3と、それ 50 サであって、供給される基本命令に応じた処理を並列的

に実行する複数の命令実行部と、命令区切り情報に応じて命令語を一つずつ取り込む命令取り込み部と、命令取り込み部から供給された命令語に含まれる基本命令毎に、基本命令を実行すべきいずれか一つの命令実行部へ選択的に基本命令を発行する命令発行部とを備えたことを特徴とする並列処理プロセッサを提供することにより達成される。

【0011】このような手段によれば、命令取り込み部は命令区切り情報に応じて命令語を一つずつ取り込むため該命令語を可変長とすることができると共に、命令発 10行部は供給された命令語に含まれる基本命令毎に、選択的に該基本命令を実行すべき命令実行部へ該基本命令を発行するため命令語を効率良く実行できる。なお、上記において複数の命令実行部は全て同一の構成を有するものとすることもできる。

【0012】また、複数の命令実行部のうち少なくとも二つは構成が相違すると共に、命令取り込み部は、取り込んだ命令語毎に、命令語に含まれる基本命令を複数の命令実行部の構成に応じて並び替えた上で命令発行部に供給するものとすることができる。このような手段によ20れば、命令発行部へは複数の命令実行部の構成に応じて並べ替えられた基本命令が供給されるため、基本命令が効率的に並列実行される。

【0013】また、複数の命令実行部のうち少なくとも二つは構成が相違すると共に、命令発行部は、命令取り込み部から供給された命令語に含まれる基本命令を、複数の命令実行部の構成に応じて並び替えた後に命令実行部へ発行するものとすることができる。またさらに命令発行部は、命令実行部において実行中の基本命令の種類に応じて、実行が完了する前に次の基本命令を発行する30ものとすることができる。このような手段によれば、基本命令の並列処理をより確実かつ効率的に遂行することができる。

[0014]

【発明の実施の形態】以下において、本発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一符号は、同一または相当部分を示す。

[実施の形態1] 図3及び図6に示されるように、本実施の形態1に係る並列処理プロセッサ20,21は、それぞれ、メモリ12に接続された命令読出部46,47と、命令読出部46,47にそれぞれ接続された命令発行部72,73と、命令発行部72,73に接続され同じ構成からなる二つの命令実行部EU0,EU1と、全ての命令実行部EU0,EU1に接続されたレジスタ部98とを備えたものである。

【0015】以下において、本実施の形態1に係る並列 処理プロセッサを、一命令語の最大基本命令語長が2の 場合を例として説明する。なお、一命令語の最大基本命 令語長が3以上の場合も同様に説明できる。

(実施例1)図4は、図3に示された命令読出部46と 50

命令発行部72の構成を示す図である。図4に示されるように、命令読出部46は固定長フェッチ部(FPC)300と、加算器324,325と、命令バッファ308と、切出部316と、実行フェッチ部(EPC)339とを備える。

【0016】ここで、FPC300はメモリ12及び命令実行部EU0、EU1に接続され、加算器324はFPC300に接続される。また、命令バッファ308はメモリ12に接続され、切出部316は命令バッファ308に接続される。そして、加算器325は切出部316に接続され、EPC339は加算器325及びレジスタ部98に接続される。そして、上記FPC300へはメモリ12から命令語に含まれたフェッチアドレスが供給され、命令バッファ308へはメモリ12から命令語に含まれたフェッチデータが供給される。さらにFPC300へは、分岐命令に対応する分岐先のアドレス等が命令実行部EU0、EU1から供給される。

【0017】一方、命令発行部72は命令レジスタ347と、セレクタ355,356と、制御部370と、ANDゲート378を備える。ここで、命令レジスタ347は切出部316に接続され、セレクタ355,356は共に命令レジスタ347に接続される。そして、セレクタ355は命令実行部EU1に接続される。また、制御部370はANDゲート378及びセレクタ355,356に接続され、ANDゲート378は命令実行部EU0,EU1に接続される。ここで、命令の実行完了を示す命令完了信号EUc0,EUc1が、それぞれ命令実行部EU0,EU1からANDゲート378へ供給される。

以下において、本実施例に係る並列処理プロセッサの 動作について説明する。

【0018】図5は、本実施例1に係る並列処理プロセッサに供給される命令語の形式を示すものである。図5に示されるように、該命令語は命令実行部で実行される基本命令語EI及び命令語区切りフィールド0、1からなり、その基本命令語長が1の場合と2の場合とがある。すなわち図5の上段は、命令語区切りフィールド0及び基本命令EIからなる基本命令語と、命令語区切りフィールド1及び基本命令EIからなる基本命令語との並びからなる基本命令語長が2の命令語を示し、図5の下段は、命令語区切りフィールド1及び基本命令EIからなる基本命令語長1の命令語を示す。

【0019】上記のような命令語は、予めメモリ12に記憶され、プロセッサ20の命令読出部46に含まれた加算器324によって固定長dispだけアドレスがインクリメントされることにより、順次読み出される。ここで、命令読出部46に含まれた切出部316は上記命令語を読み出した時、命令語区切りフィールド1に続く基本命令EIまでを一つの命令語と認識した上で、一命令語毎に、すなわち例えば上記基本命令語長2の一つの命

今語を命令語列から切り出し、命令読出部46に取り込 む。なお、ここで加算器325は切出部316から供給 された命令語長を示す信号SLに基いて実行される基本 命令EIに対応する番地を算出し、EPC339はこれ を一時的に保持する。そしてさらにレジスタ部98は、 所定の場合においてEPC339に保持されている上記 基本命令EIの再実行のための戻り番地を格納する。

【0020】そして、命令発行部72は切出部316か ら供給された上記一つの命令語に含まれる命令語区切り フィールド0,1に基づいて、各基本命令 E I を認識 し、該各基本命令 E I をいずれか一つの命令実行部 E U 0, EU1へセレクタ355, 356を介して選択的に 発行する。従って、例えば命令語区切りフィールド0に 続く基本命令EIは命令実行部EUOに発行され、命令 語区切りフィールド1に続く基本命令EIは命令実行部 EU1に発行される。なおここで、セレクタ355,3 56は制御部370により制御され、一命令語の実行が 完了したときにセレクタ355,356を介して命令実 行部EUO、EUIへ基本命令EIが供給される。

【0021】また同様に、命令読出部46により上記基 本命令語長1の一つの命令語がプロセッサ20の命令バ ッファ308に取り込まれた場合には、切出部316は 供給された上記命令語に含まれる命令語区切りフィール ド1に基づいて、命令語区切りフィールド1に続く基本 命令EIを切出し、命令レジスタ347によりいずれか 一つの命令実行部、例えば命令実行部 E U O へ発行され る。

【0022】なお、上記命令語区切りフィールド0,1 はービットで示されるが、命令語を区切る情報であれば どのようなデータを命令語区切りフィールドに魯込んで 30 も良い。また、本実施例においては、同じ構成を有する 命令実行部EU0.EU1が二つ備えられる場合を説明 したが、三つ以上備えられたものも同様に考えられる。

【0023】以上より、本実施例に係る並列処理プロセ ッサ20によれば、命令読出部46は命令区切りフィー ルド1に応じて命令語を一つずつ取り込むため、眩命令 語を可変長とすることができる。そして、一つの命令発 行部72は取り込まれた命令語に含まれる基本命令EI 毎に、複数の命令実行部EUO、EU1のうち該基本命 令EIに対応するいずれか一つの命令実行部EUO, E 40 U1へ基本命令 E I を発行することから、命令語中に無 操作命令nopを含ませる必要は生じず、基本命令EI を命令語により効率的に含ませることができる。そし て、このような命令語に応じて基本命令EIを実行する ことにより、並列処理プロセッサの並列処理能力を向上 させることができる。

(実施例2) 図6は、本実施例2に係る並列処理プロセ ッサ21の構成を示す図である。図6に示されるよう に、該並列処理プロセッサ21は図3に示された並列処 理プロセッサ20と同様の構成を有するが、命令発行部 50

73には供給された基本命令 EIがいずれかの命令実行 部EUO, EU1において実行されている基本命令EI に対し、データ依存関係や制御依存関係を有するもので あるか否か、若しくは資源競合を生じさせるものである か否かを判断する判断部103が含まれている点で相違 するものである。

【0024】ここで、判断部103は既に実行中の基本 命令EI中に指定されているデスティネーション・レジ スタ番号(書込みレジスタ番号)と、これから命令実行 部EUO、EU1へ発行する基本命令EI中に指定され ているソース・レジスタ番号(読み出しレジスタ番号) とを比較し、それらの番号が一致した場合にはデータ依 存関係を有し、一致しない場合にはデータ依存関係を有 さないものとして処理を進める。

【0025】また、判断部103は既に実行中の基本命 令EIが、分岐命令を含むか、あるいはOによる除算等 の処理の例外を発生させる可能性があると判断した場合 には、制御依存関係を有し、そうでない場合には制御依 存関係を有さないものとして処理を進める。さらに、判 断部103は各基本命令EIの内容から、既に実行中の 基本命令EIが必要とする資源(例えば命令実行部EU O. EU1等)と、これから発行する基本命令 EIが必 要とする資源とを比較し、それらの資源が一致した場合 には資源競合を生じさせ、一致しない場合には資源競合 を生じさせるものとして処理を進める。

【0026】以上のような判断により、命令発行部73 は、これから発行しようとする基本命令EIが命令実行 部EUO、EU1において実行中の基本命令EIに対し てデータ依存関係を持たず、かつ制御依存関係を持た ず、かつ資源競合も生じないものであると判断した場合 には、上記実行が完了する前に該基本命令EIを対応す る命令実行部EUO、EU1へ発行する。従って、この 場合には命令発行部73による命令発行動作と、命令実 行部EU0、EU1における命令実行動作とは時分割型 並列処理となる。

【0027】一方、これから発行しようとする基本命令 EIが命令実行部EUO, EU1において実行中の基本 命令EIに対してデータ依存関係や制御依存関係、ある いは資源競合を生じさせるものであると判断した場合に は、上記実行の完了を待って該基本命令EIを対応する 命令実行部EUO, EU1へ発行する。なお、本実施例 においては、同じ構成を有する命令実行部 E U O. E U 1が二つ備えられる場合を説明したが、三つ以上備えら れたものも同様に考えられる。

【0028】これより、本実施例に係る並列処理プロセ ッサ21によれば、上記実施例1に係る並列処理プロセ ッサ20と同様な効果を奏するとともに、さらに基本命 令 E I の並列処理を確実かつ効率的に遂行することがで き、動作の信頼性を髙めることができる。

[実施の形態2] 図7及び図12から図21に示される

【0029】ここで、命令実行部LU0はロードストア命令実行部であり、ロード命令及びストア命令を実行する。なお、これらの実行が完了した時には命令実行部L 10 U0は命令発行部74~79へ通知する。また、命令実行部IU0, IU1は整数演算命令実行部であり、整数演算命令を実行する。なお、この実行が完了した時には命令実行部IU0, IU1は命令発行部74~79へ通知する。

【0030】また、命令実行部FU0, FU1は浮動小数点演算命令実行部であり、浮動小数点演算命令を実行する。なお、この実行が完了した時には命令実行部FU0, FU1は命令発行部74~79へ通知する。また、命令実行部BU0は分岐命令実行部であり、分岐命令を実行する。なお、この実行が完了した時には命令実行部BU0は命令発行部74~79へ通知する。

【0031】以下において、本実施の形態2に係る並列 処理プロセッサを、一命令語に含まれる最大基本命令語 長が2の場合を例として説明する。なお、一命令語の最 大基本命令語長が3以上の場合も同様に説明できる。

(実施例1)図7は、本実施例1に係る並列処理プロセッサの構成を示す図である。図7に示されるように、この並列処理プロセッサ22は、命令読出部48に変換部115を備える。この変換部115は、以下に詳述するように、取り込んだ一命令語毎に、該命令語に含まれる基本命令を複数の命令実行部LU0, IU0, IU1, FU0, FU1, BU0の構成に応じて並び替えた上で命令発行部74に供給するものである。なお、変換部115においてこのような並び替えを行なうのは、命令発行部74における基本命令の発行を容易にするためである。

【0032】ここで、上記の「基本命令の発行を容易にする」との意味を説明する。本発明に係る並列処理プロセッサは、その構成をプリント基板上あるいはLSI上 40に表現することになる。すなわち、二次元平面に各構成要素が配置され、その間が配線により接続される。この時、配線が交差しそうな状況が想定されるが、一般にプリント基板あるいはLSIは複数の配線層を持つので、その際は異なる配線層を使用して交差しそうな配線を迂回するように配線する。従って、論理的にはいかなる配置に対しても配線可能と考えられるが、回路の動作速度の観点からは上記迂回は配線の延長を意味するため、迂回が少ないほど動作速度を低下させる要因が少なくなる。このため、迂回が少なくて済むような配線が好まし 50

いといえる。以上より、上記の「基本命令の発行を容易にする」とは、命令発行部74に供給された命令語に含まれる各基本命令を対応する命令実行部に発行するための配線を短縮し、動作速度を向上させるという意味である。

【0033】図8は、図7に示された命令読出部48と命令発行部74の構成を示す図である。図8に示されるように、この命令読出部48と命令発行部74は、それぞれ図4に示された命令読出部46及び命令発行部72と同様な構成を有するが、命令読出部48は切出部317に接続された上記変換部115をさらに備える点で相違する。なおFPC301へは、分岐命令に対応する分岐先のアドレス等が命令実行部BU0から供給される。【0034】また、図8においては図を簡略化して見や

【0034】また、図8においては図を簡略化して見やすくするために、命令レジスタ348から二つの命令実行部LU0, IU0へ命令が発行される経路のみを記しているが、図7に示される他の命令実行部IU1, FU0, FU1, BU0への命令発行経路も同様に描くことができる。そしてこのことは、ANDゲート379へ供給される信号として二つの命令完了信号LUc, IUc0のみが示されている点についても同様である。

【0035】以下に、本実施例に係る並列処理プロセッサ22の動作について説明する。まず、命令読出部48の切出部317は上記実施の形態1に係る並列処理プロセッサと同様に、命令語区切りフィールド1までの基本命令を一命令語として、該命令語を一つずつ取り込む。ここで、命令読出部48に供給される命令語の形式13が、図9に示される。図9に示されるように、この命令語は図5に示された命令語と同様に、基本命令の区切りを示す命令語区切りフィールド0あるいは1と、整数演算命令IIと、浮動小数点演算命令FIと、ロードストア命令LIと、分岐命令BIとからなる。

【0036】また、命令発行部74の命令実行部LU0, IU1, FU0, FU1, BU0に対するインタフェース15は、図9に示されるように、基本命令の発行における有効ビットVと、整数演算命令を実行する上で必要な情報IIと、浮動小数点演算命令を実行する上で必要な情報FIと、ロードストア命令を実行する上で必要な情報LIと、分岐命令を実行する上で必要な情報BIとによって記述される。すなわちインタフェース15は、その左から順に、命令発行部74から命令実行部LU0、IU1へは有効ビットV及び情報LIを、命令実行部FU0、FU1へは有効ビットV及び情報FIを、命令実行部BU0へは有効ビットV及び情報FIを、命令実行部BU0へは有効ビットV及び情報BIをそれぞれ供給することを意味する。

【0037】ここで、有効ビットVにおける0は基本命令を発行しないことを意味し、1は基本命令を発行することを意味する。そして、係る有効ビットVと情報II、FI、LI、BIとは対となり、それぞれ命令実行

部に対応付けられる。そして、図9に示されるように命 今語の形式13は、命令読出部48に含まれる変換部1 15において、命令実行部LUO, IUO, IU1, F UO, FU1, BUOの構成に応じた命令語の形式17 に並び替えられ、命令発行部74の命令レジスタ348 に供給される。これより命令レジスタ348は、有効ビ ットVが1の基本命令を対応する命令実行部へ発行す る。すなわち例えば、命令語の形式17の一番上に記さ れた命令語が命令発行部74に供給されたとき、命令発 行部74は有効ビットVが1の浮動小数点演算命令FI を命令実行部FU0へ発行し、分岐命令BIを命令実行 部BUOへ発行する。

9

【0038】この結果、命令実行部FU0は浮動小数点 演算命令FIを実行し、命令実行部BUOは分岐命令B I を実行する。なおこの場合には、他の命令実行部 L U O, IUO, IUI, FU1は、基本命令を何ら実行し ないことになる。図10は、図8に示された変換部11 5の構成を示す回路図である。図10に示されるよう に、変換部115は伝送線L1,L2と、BI検出器B D1、BD2と、F!検出器FD1、FD2と、II検 20 出器ID1、ID2と、LI検出器LD1、LD2と、 バッファ155~158と、ANDゲート163~16 6, 185, 186と、排他的ORゲート187~19 0と、セレクタ209~212と、ORゲート199~ 202とを含む。

【0039】ここで、伝送線L1は一命令語内に含まれ る第一番目の基本命令を伝送し、伝送線L2は一命令語 内に含まれる第二番目の基本命令を伝送する。また、B I検出器BD1は伝送線L1に接続され、BI検出器B D2は伝送線L2に接続される。そして、バッファ15 5はBI検出器BD1に接続され、ANDゲート163 はBI検出器BD1、BD2に接続され、セレクタ20 9は伝送線し1, L2とバッファ155及びANDゲー ト163に接続される。また、ORゲート199はバッ ファ155及びANDゲート163に接続される。

【0040】また、FI検出器FD1は伝送線L1に接 続され、FI検出器FD2は伝送線L2に接続される。 そして、バッファ156はFI検出器FD1に接続さ れ、ANDゲート164はFI検出器FD1, FD2に 接続され、排他的ORゲート187の二つの入力端はそ れぞれバッファ156の入力ノードと出力ノードとに接 続される。さらには、排他的ORゲート188の二つの 入力端はそれぞれANDゲート164の出力ノードとF I 検出器 F D 2 に接続され、A N D ゲート 1 8 5 は二つ の排他的ORゲート187,188に接続される。ま た、セレクタ210は伝送線し1、し2とバッファ15 6及びANDゲート164に接続され、ORゲート20 0はバッファ156及びANDゲート164に接続され

続され、I1検出器ID2は伝送線L2に接続される。 そして、バッファ157は I I 検出器 I D 1 に接続さ れ、ANDゲート165はII検出器ID1, ID2に 接続され、排他的ORゲート189の二つの入力端はそ れぞれバッファ157の入力ノードと出力ノードとに接 続される。さらには、排他的ORゲート190の二つの 入力端はそれぞれANDゲート165の出力ノードとI I検出器ID2に接続され、ANDゲート186は二つ の排他的ORゲート189、190に接続される。ま た、セレクタ211は伝送線L1、L2とバッファ15 7及びANDゲート165に接続され、ORゲート20 1はバッファ157及びANDゲート165に接続され

【0042】また、LI検出器LD1は伝送線L1に接 続され、LI検出器LD2は伝送線L2に接続される。 そして、バッファ158はLI検出器LD1に接続さ れ、ANDゲート166はLI検出器LD1, LD2に 接続され、セレクタ212は伝送線L1、L2とバッフ ア158及びANDゲート166に接続される。また、 ORゲート202はバッファ158及びANDゲート1 66に接続される。

【0043】なお、二つのBI検出器BD1, BD2に よりBI検出器ブロック147が形成され、二つのFI 検出器 F D 1 . F D 2 により F I 検出器 ブロック 1 4 9 が形成される。また、二つの 1 1 検出器 1 D 1, 1 D 2 により I I 検出器プロック 1 5 1 が形成され、二つの L I検出器LD1. LD2によりFI検出器プロック15 3が形成される。

【0044】以上のような構成を有する変換部115の 動作を、図9に示された命令語の形式13の一番上に示 された基本命令BI, FIからなる命令語が、変換部1 15へ供給された場合を例として以下に説明する。まず 第一番目の基本命令BIが伝送線LIを伝送するため、 BI検出器BDIは該基本命令BIを検出して論理レベ ルが1の検出信号をバッファ155へ供給する。なおこ の時、ANDゲート163からは論理レベルが0の信号 が出力される。これより、セレクタ209はバッファ1 55から供給された検出信号に応じて第一番目の基本命 令BIを選択し該基本命令BIを命令実行部BUOで実 行すべき命令として、命令発行部74へ出力する。一 方、基本命令BIの出力と同時に、ORゲート199か らはバッファ155から供給された検出信号に応じて論 理レベルが 1 の有効ビット V が出力される。なお、上記 第一番目の基本命令BIに対してFI検出器FD1とI I検出器ID1及びLI検出器LD1からは共に論理レ ベルが0の非検出信号が出力されるため、セレクタ21 0, 211, 212は共に、伝送線 L1を伝送する第一 番目の基本命令を選択しない。

【0045】次に、伝送線L2を上記命令語の第二番目 【0041】また、II検出器ID1は伝送線L1に接 50 の基本命令FIが伝送する。このとき、上記第一番目の 基本命令BIの場合と同様にFI検出器FD2は該基本命令FIを検出して論理レベルが1の検出信号をANDゲート164へ供給する。このとき、ANDゲート164の出力は論理レベルが1の信号となる。そして、セレクタ209はANDゲート164から供給された該論理レベルが1の信号に応じて第二番目の基本命令FIを選択して該基本命令FIを命令実行部FU0で実行すべき命令として出力する。一方、基本命令FIの出力と同時に、ORゲート200からはANDゲート164から供給された検出信号に応じて論理レベルが1の有効ビット 10Vが出力される。

11

【0046】なお、上記第二番目の基本命令FIに対してBI検出器BD2, ID2, LD2からは論理レベルが0の非検出信号が出力されるため、セレクタ209, 211, 212は共に、伝送線L2を伝送する第二番目の基本命令を選択しない。また、命令実行部LU0, IU0, IU1, FU1で実行されるべき基本命令は上記第一番目と第二番目のいずれの基本命令においても検出されなかったため、それぞれORゲート202, 201やANDゲート186, 185からは有効ビットVとし 20て論理レベルが0の信号が出力される。

【0047】命令読出部48における変換部115の以 上のような動作により、図9に示された命令語の形式1 3が命令語の形式17へ並び替えられる。図11は、メ モリ12から命令読出部48へ供給される命令語の最大 基本命令語長が4の場合における変換部115の構成を 示す回路図である。図11に示されるように、この場合 の変換部115の構成は図10に示された最大命令語長 が2の場合における変換部115の構成と同様である が、最大基本命令語長が4であることに対応して4つの 30 伝送線L1~L4が備えられ、それぞれの伝送線L1~ L4に接続される4つのBI検出器BD1~BD4、F I検出器FD1~FD4、II検出器ID1~ID4、 そしてLI検出器LD1~LD4が備えられる点で相違 する。また、基本命令FIに対しては最大命令語長が4 であることに応じて、二つのセレクタ214、215が 備えられ、基本命令【【に対しても同様に二つのセレク タ216,217が備えられる点で相違する。

【0048】さらにこの回路は、バッファ159~162と、ANDゲート167~184と、排他的ORゲー 40ト191~198と、ORゲート203~208と、セレクタ213、218とを備える。なお、四つのBI検出器BD1~BD4によりBI検出器ブロック148が形成され、四つのFI検出器FD1~FD4によりFI検出器プロック150が形成される。また、四つのII検出器ID1~ID4によりII検出器プロック152が形成され、四つのLI検出器LD1~FD4によりFI検出器プロック154が形成される。

【0049】以上のような構成を有する変換部115 は、図10に示された変換部115と同様に動作する が、以下において同じ基本命令が含まれる命令語、例え ば基本命令BI, FI, FI, IIから構成される命令 語が変換部115に供給された場合の動作について説明 する。まず第一番目の基本命令BIが伝送線LIを伝送 するため、BI検出器BD1は該基本命令BIを検出し て論理レベルが1の検出信号をバッファ159へ供給す る。なおこの時、ANDゲート167~169からは論 理レベルが0の信号が出力される。これより、セレクタ 213はバッファ159から供給された検出信号に応じ て第一番目の基本命令BIを選択し該基本命令BIを命 令実行部 B U O で実行すべき命令として、命令発行部 7 4へ出力する。一方、基本命令BIの出力と同時に、O Rゲート203からはバッファ159から供給された検 出信号に応じて論理レベルが1の有効ビットVが出力さ れる。なお、上記第一番目の基本命令BIに対してFI 検出器FD1とII検出器ID1及びLI検出器LD1 からは共に論理レベルが0の非検出信号が出力されるた め、セレクタ214, 216, 218は共に、伝送線L 1を伝送する第一番目の基本命令を選択しない。

【0050】次に、伝送線L2を上記命令語の第二番目の基本命令FIが伝送する。このとき、上記第一番目の基本命令BIの場合と同様にFI検出器FD2は該基本命令FIを検出して論理レベルが1の検出信号をANDゲート170へ供給する。このとき、ANDゲート170の出力は論理レベルが1の信号となる。そして、セレクタ214はANDゲート170から供給された該論理レベルが1の信号に応じて第二番目の基本命令FIを選択して該基本命令FIを命令実行部FU0で実行すべき命令として出力する。一方、基本命令FIの出力と同時に、ORゲート204からはANDゲート170から供給された検出信号に応じて論理レベルが1の有効ビットVが出力される。

【0051】なお、上記第二番目の基本命令FIに対し てBI検出器BD2, II検出器ID2, LI検出器L D2からは論理レベルが0の非検出信号が出力されるた め、セレクタ213, 216, 218は共に、伝送線し 2を伝送する第二番目の基本命令を選択しない。次に、 伝送線し3を上記命令語の第三番目の基本命令 FIが伝 送する。このとき、上記第一番目の基本命令BIの場合 と同様にFI検出器FD3は該基本命令FIを検出して 論理レベルが1の検出信号をANDゲート171へ供給 する。このとき、ANDゲート171へはFI検出器F D2から論理レベルが1の検出信号が供給されているの で、その出力は論理レベルが0の信号となる。このた め、排他的ORゲート193からは論理レベルが1の信 号が出力されANDゲート174からは論理レベルが1 の信号が出力される。そして、セレクタ215はAND ゲート174から供給された該論理レベルが1の信号に 応じて第三番目の基本命令FIを選択して該基本命令F 50 【を命令実行部 F U 1 で実行すべき命令として出力す

る。一方、基本命令FIの出力と同時に、ORゲート2 05からはANDゲート174から供給された信号に応 じて論理レベルが1の有効ビットVが出力される。

13

【0052】なお、上記第三番目の基本命令FIに対し TBI検出器BD3, II検出器ID3, LI検出器L D3からは論理レベルが Oの非検出信号が出力されるた め、セレクタ213, 216, 218は共に、伝送線L 3を伝送する第三番目の基本命令を選択しない。そし て、次に、伝送線し4を上記命令語の第四番目の基本命 令 1 1 が伝送する。このとき、上記第一番目の基本命令 10 BIの場合と同様にII検出器ID4は該基本命令II を検出して論理レベルが1の検出信号をANDゲート1 78へ供給する。このとき、ANDゲート178の出力 は論理レベルが1の信号となる。そして、セレクタ21 6はANDゲート178から供給された該論理レベルが 1の信号に応じて第四番目の基本命令 I I を選択して該 基本命令ⅠⅠを命令実行部Ⅰሀዐで実行すべき命令とし て出力する。一方、基本命令IIの出力と同時に、OR ゲート206からはANDゲート178から供給された 信号に応じて論理レベルが 1 の有効ビット V が出力され 20 る。

【0053】以上より、本実施例に係る並列処理プロセ ッサによれば、命令読出部48は供給された命令語に含 まれる基本命令を命令実行部の配置に応じて並び替えた 上で、該命令語を命令発行部74に供給するため、命令 実行部への命令発行部74による基本命令の発行を容易 にし、動作速度を向上させることができる。なお上記実 施例においては、命令読出部48は、予め複数の命令実 行部の構成に応じた順序に並べられた基本命令が含まれ る命令語を、メモリ12から取り込むこととすることも 30 有用である。すなわち、上記の命令読出部48における 並び替えを実現する上で要する回路規模が小さくなるよ うに予め基本命令の並びを制約する。

【0054】具体的には、同等の機能を果たす命令語は 一方のみを採用する。例えば、図9における命令語の形 式13の一番上及び上から四番目に示された命令語につ いては、並び替えられた命令語の形式17が同一とな る。従って、このような場合には一方のみを採用し、他 方を予め禁止とする。また、命令読出部22の配線の迂 回が多くなるような命令語を禁止することが考えられ る。例えば、上記の二つの命令語に着目すると、基本命 令BI, FIの並んでいる順序が逆の関係にある。ここ で、回路の構成要素は二次元平面に配置されるので、い ずれか一方の命令語の並べ替えにおいては他方より配線 の迂回を多く必要とする。従って、このような配線の迂 回をより多く必要とする命令語の並びを予め禁止する。 【0055】以上のように、命令読出部48に供給する

命令語に含まれた基本命令の並びを予め制約することに

より、並列処理プロセッサ22の回路規模を小さくする

ことができる。

(実施例2) 図12は、本実施の形態2の実施例2に係 る並列処理プロセッサの構成を示す図である。図12に 示されるように、この並列処理プロセッサ23は図7に 示された上記実施例1に係る並列処理プロセッサ22と 同様な構成を有するが、変換部116が命令発行部75 に内蔵される点で相違するものである。ここで変換部1 16の構成及び動作は、図10及び図11に示された変 換部115の構成及び動作と同様なものである。

【0056】また図13は、図12に示された命令読出 部49と命令発行部75の構成を示す図である。図13 に示されるように、この命令読出部49と命令発行部7 5は、それぞれ図4に示された命令読出部46及び命令 発行部72と同様な構成を有するが、命令発行部75は 命令レジスタ349に接続された上記変換部116をさ らに備える点で相違する。なお、図13においても図を 簡略化して見やすくするために、変換部116から二つ の命令実行部LUO、IUOへ命令が発行される経路の みを記しているが、図12に示される他の命令実行部 I U1. FUO. FU1. BU0への命令発行経路も同様 に描くことができる。またこのことは、ANDゲート3 80へ供給される信号として二つの命令完了信号LU c, IUcOのみが示されている点についても同様であ

【0057】このような本実施例に係る並列処理プロセ ッサによれば、命令発行部75の変換部116は命令レ ジスタ349から供給された命令語に含まれる基本命令 を、複数の命令実行部の構成に応じて並び替えた後に該 命令実行部へ各基本命令を発行するため、全体としての 配線長を短くして動作速度を向上させることができる。

【0058】なお、命令読出部49に供給される命令語 に含まれた基本命令の並びを予め制約することにより、 並列処理プロセッサ23の回路規模を小さくすることが できることも、上記実施例1に係る並列処理プロセッサ 22と同様である。

(実施例3) 図14は、本実施の形態2の実施例3に係 る並列処理プロセッサの構成を示す図である。図14に 示されるように、この並列処理プロセッサ24は図7に 示された上記実施例1に係る並列処理プロセッサ22と 同様な構成を有するが、命令読出部50は取り込んだ命 令語毎に、該命令語に含まれる基本命令を複数の命令実 行部の構成に応じて並び替える第一変換部117を含 み、命令発行部76は命令読出部50から供給された命 令語に含まれる基本命令を該複数の命令実行部の構成に 応じてさらに並び替える第二変換部118を含む点で相 違するものである。

【0059】また図15は、図14に示された命令読出 部50と命令発行部76の構成を示す図である。図15 に示されるように、この命令読出部50と命令発行部7 6は、それぞれ図4に示された命令読出部46及び命令 50 発行部72と同様な構成を有するが、命令読出部50は 15

切出部319に接続された上記第一変換部117をさら に備え、命令発行部76は命令レジスタ350に接続さ れた上記第二変換部118をさらに備える点で相違す る。なお、図15においても図を簡略化して見やすくす るために、第二変換部118から二つの命令実行部LU 0. IU0へ命令が発行される経路のみを記している が、図14に示される他の命令実行部 IU1, FU0, FU1. BU0への命令発行経路も同様に描くことがで きる。またこのことは、ANDゲート381へ供給され る信号として二つの命令完了信号LUc, IUc0のみ 10 が示されている点についても同様である。

【0060】 ここで、上記第一変換部117においては 基本命令の並び替えのいわゆる前処理が行われ、上記第 二変換部118においては基本命令の並び替えにおける いわゆる後処理が行われる。なお、実際の回路では並列 処理プロセッサの処理能力を向上させるために、命令読 出部50と命令発行部76における処理がパイプライン 化される。このため、命令読出部50における処理時間 と命令発行部76における処理時間の差が少ないほど、 パイプライン化した効果が期待できる。従って、命令読 20 出部50における処理時間と命令発行部76における処 理時間の差が少なくなるように、上記前処理と後処理を 分割する。

【0061】より具体的には、一例として、図10及び 図11に示されたBI検出器ブロック147,148、 F I 検出器プロック149, 150、 I I 検出器プロッ ク151、152、LI検出器プロック153,154 に相当する回路を第一変換部117に備えると共に、図 10及び図11に示されたそれ以外の回路については第 二変換部118に備えることができる。

【0062】以上のような構成を有する本実施例に係る 並列処理プロセッサによっても、全体として配線長を短 くすることができ、動作速度を向上させることができ る。なお、命令読出部50に供給される命令語に含まれ た基本命令の並びを予め制約することにより、並列処理 プロセッサ24の回路規模を小さくすることができるこ とは、上記実施例1及び2に係る並列処理プロセッサと 同様である。

(実施例4) 図16は、本実施の形態2の実施例4に係 る並列処理プロセッサの構成を示す図である。図16に 40 示されるように、この並列処理プロセッサ25は図7に 示された上記実施例1に係る並列処理プロセッサ22と 同様な構成を有するが、変換部119が命令読出部51 に内蔵されると共に、判断部104が命令発行部77に 内蔵される点で相違するものである。

【0063】また図17は、図16に示された命令観出 部51と命令発行部77の構成を示す図である。図17 に示されるように、この命令読出部51と命令発行部7 7は、それぞれ図8に示された命令読出部48及び命令 発行部74と同様な構成を有するが、命令発行部77が 50 令発行部75と同様な構成を有するが、命令発行部78

命令レジスタ351と制御部374との間に接続された 判断部104をさらに備える点で相違する。ここで、判 断部104は供給された基本命令に基いて、発行対象と される基本命令が上記データ依存性や制御依存性を有す るものであるか否か、または資源競合を生じさせるもの であるか否かを判断し、その結果を制御部374へ通知 する。ここで、発行対象とされる基本命令が上記データ 依存性あるいは制御依存性を有し、または資源競合を生 じさせるものであると判断される場合には、命令の実行 完了を示す命令完了信号 LUc, IUc Oが供給される のを待って命令発行部77から基本命令が発行される。 【0064】なお、図17においても図を簡略化して見 やすくするために、命令レジスタ351から二つの命令 実行部LU0、IU0へ命令が発行される経路のみを記 しているが、図16に示される他の命令実行部 IU1, FUO、FU1、BUOへの命令発行経路も同様に描く ことができる。またこのことは、判断部104へ供給さ れる信号として二つの命令完了信号LUc、IUc0の みが示されている点についても同様である。

【0065】ここで変換部119の構成及び動作は、図 10及び図11に示された変換部115の構成及び動作 と同様なものであり、判断部104の構成および動作は 図6に示された判断部103の構成及び動作と同様なも のである。以上のような構成を有する本実施例に係る並 列処理プロセッサによれば、上記実施の形態1の実施例 2に係る並列処理プロセッサと、上記実施の形態2の実 施例1に係る並列処理プロセッサの両者における効果を 得ることができる。すなわち、命令発行部77に判断部 104を内蔵することにより基本命令の並列処理を確実 かつ効率的に遂行することができ、動作の信頼性を高め ることができるとともに、命令読出部51に変換部11 9を内蔵することにより、命令実行部への命令発行部7 7による基本命令の発行を容易にし、動作速度を向上さ せることができる。

【0066】なお、命令読出部51に供給される命令語 に含まれた基本命令の並びを予め制約することにより、 並列処理プロセッサ25の回路規模を小さくすることが できることは、上記実施例に係る並列処理プロセッサと 同様である。

(実施例5) 図18は、本実施の形態2の実施例5に係 る並列処理プロセッサの構成を示す図である。図18に 示されるように、この並列処理プロセッサ26は図16 に示された上記実施例4に係る並列処理プロセッサ25 と同様な構成を有するが、変換部120が命令発行部7 8に内蔵される点で相違するものである。

【0067】また図19は、図18に示された命令読出 部52と命令発行部78の構成を示す図である。図19 に示されるように、この命令読出部52と命令発行部7 8は、それぞれ図13に示された命令読出部49及び命 が命令レジスタ352と制御部375との間に接続された判断部105をさらに備える点で相違する。ここで、判断部105は供給された基本命令に基いて、発行対象とされる基本命令が上記データ依存性や制御依存性を有するものであるか否か、または資源競合を生じさせるものであるか否かを判断し、その結果を制御部375へ通知する。ここで、発行対象とされる基本命令が上記データ依存性あるいは制御依存性を有し、または資源競合を生じさせるものであると判断される場合には、命令の実行完了を示す命令完了信号LUc, IUcOが供給されるのを待って命令発行部78から基本命令が発行される。

【0068】なお、図19においても図を簡略化して見やすくするために、命令レジスタ352から二つの命令実行部LU0, IU0へ命令が発行される経路のみを記しているが、図18に示される他の命令実行部IU1, FU0, FU1, BU0への命令発行経路も同様に描くことができる。またこのことは、判断部105へ供給される信号として二つの命令完了信号LUc, IUc0のみが示されている点についても同様である。

【0069】ここで変換部120の構成及び動作は、図10及び図11に示された変換部115の構成及び動作と同様なものであり、判断部105の構成及び動作は図16に示された判断部104の構成及び動作と同様なものである。以上のような構成を有する本実施例4に係る並列処理プロセッサによれば、上記実施例4に係る並可処理プロセッサと同様な効果を得ることができる。すなわち、命令発行部78に判断部105を内蔵することができ、動作の信頼性を高めることができるとともに、命令発行部78にさらに変換部120を内蔵することができ、動作の信頼性を高めることができるとともに、命令発行部78にさらに変換部120を内蔵することができ、動作の是不能であることができる。

【0070】なお、命令読出部52に供給される命令語に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ26の回路規模を小さくすることができることは、上記実施例に係る並列処理プロセッサと同様である。

(実施例6)図20は、本実施の形態2の実施例6に係る並列処理プロセッサの構成を示す図である。図20に 40 示されるように、この並列処理プロセッサ27は図14に示された上記実施例3に係る並列処理プロセッサ24と同様な構成を有するが、判断部106がさらに命令発行部79に内蔵される点で相違するものである。

【0071】また図21は、図20に示された命令読出部53と命令発行部79の構成を示す図である。図21に示されるように、この命令読出部53と命令発行部79は、それぞれ図15に示された命令読出部50及び命令発行部76と同様な構成を有するが、命令発行部79が命令レジスタ353と制御部376との間に接続され50

た判断部106をさらに備える点で相違する。ここで、判断部106は供給された基本命令に基いて、発行対象とされる基本命令が上記データ依存性や制御依存性を有するものであるか否か、または資源競合を生じさせるものであるか否かを判断し、その結果を制御部376へ通知する。ここで、発行対象とされる基本命令が上記データ依存性あるいは制御依存性を有し、または資源競合を生じさせるものであると判断される場合には、命令の実行完了を示す命令完了信号LUc, IUc0が供給されるのを待って命令発行部79から基本命令が発行される。

【0072】なお、図21においても図を簡略化して見やすくするために、命令レジスタ353から二つの命令実行部LU0, IU0へ命令が発行される経路のみを記しているが、図20に示される他の命令実行部IU1, FU0, FU1, BU0への命令発行経路も同様に描くことができる。またこのことは、判断部106へ供給される信号として二つの命令完了信号LUc, IUc0のみが示されている点についても同様である。

【0073】ここで、第一変換部121と第二変換部1 22の構成及び動作は、図14に示された第一変換部1 17と第二変換部118の構成及び動作と同様なもので あり、判断部106の構成および動作は図6に示された 判断部103の構成及び動作と同様なものである。以上 のような構成を有する本実施例に係る並列処理プロセッ サによれば、上記実施の形態1の実施例2に係る並列処 理プロセッサと、上記実施の形態2の実施例3に係る並 列処理プロセッサの両者における効果を得ることができ る。すなわち、命令発行部79に判断部106を内蔵す ることにより基本命令の並列処理を確実かつ効率的に遂 行することができ、動作の信頼性を高めることができる とともに、命令読出部53に第一変換部121を含むと 共に命令発行部77に第二変換部122を含むことによ り、命令実行部への命令発行部79による基本命令の発 行を容易にし、動作速度を向上させることができる。

【0074】なお、命令読出部53に供給される命令語に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ27の回路規模を小さくすることができることは、上記実施例に係る並列処理プロセッサと同様である。

[実施の形態3] 図22から図27に示されるように、本実施の形態3に係る並列処理プロセッサ28~33は、メモリ12に接続された命令読出部54~59と、命令読出部にそれぞれ接続された命令発行部80~85と、命令発行部に接続される命令実行部LU0, IU0, IU1, FU0, FU1, MU0, MU1, BU0と、全ての命令実行部に接続されたレジスタ部100とを備えたものである。ここで、命令実行部MU0, MU1は特定用途向け専用演算命令実行する。なお、これらの実行が完

了した時には命令実行部MUO, MU1は命令発行部80~85へ通知する。

19

【0075】以下において、本実施の形態3に係る並列 処理プロセッサを、一命令語に含まれる最大基本命令語 長が2の場合を例として説明する。なお、一命令語の最 大基本命令語長が3以上の場合も同様に説明できる。

(実施例1)図22は、本実施の形態3の実施例1に係る並列処理プロセッサの構成を示す図である。図22に示されるように、この並列処理プロセッサ28は、命令読出部54に変換部123を備える。そしてこの変換部 10123の構成及び動作は、上記実施の形態2の実施例1で詳述した変換部115の構成及び動作と同じものである。すなわち変換部123は、取り込んだ一命令語毎に、該命令語に含まれる基本命令を複数の命令実行部の構成に応じて並び替えた上で命令発行部80に供給する。

【0076】以上のような構成を有する並列処理プロセッサ28においても、上記実施の形態2の実施例1に係る並列処理プロセッサ22と同様な効果を得ることができる。すなわち、命令実行部への命令発行部80による20基本命令の発行を容易にし、動作速度を向上させることができる。

【0077】なお、命令読出部54に供給される命令語に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ28の回路規模を小さくすることができることは、上記実施の形態に係る並列処理プロセッサと同様である。

(実施例2)図23は、本実施の形態3の実施例2に係る並列処理プロセッサの構成を示す図である。図23に示されるように、この並列処理プロセッサ29は図12 30に示された並列処理プロセッサ23と同様な構成を有し、変換部124が命令発行部81に含まれる。ここで変換部124の構成及び動作は、図10及び図11に示された変換部115の構成及び動作と同様なものである。

【0078】このような本実施例に係る並列処理プロセッサによれば、命令発行部81は命令読出部55から供給された命令語に含まれる基本命令を、複数の命令実行部の構成に応じて並び替えた後に該命令実行部へ各基本命令を発行するため、全体としての配線長を短くして動40作速度を向上させることができる。なお、命令読出部55に供給される命令語に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ29の回路規模を小さくすることができることも、上記の並列処理プロセッサと同様である。

(実施例3)図24は、本実施の形態3の実施例3に係る並列処理プロセッサの構成を示す図である。図24に示されるように、この並列処理プロセッサ30は図14に示された上記の並列処理プロセッサ24と同様な構成を有し、命令読出部56は取り込んだ命令語毎に該命令50

語に含まれる基本命令を複数の命令実行部の構成に応じて並び替える第一変換部125を含む。そして、命令発行部82は命令読出部56から供給された命令語に含まれる基本命令を該複数の命令実行部の構成に応じてさらに並び替える第二変換部126を含む。

【0079】ここで、上記第一変換部125においては基本命令の並び替えのいわゆる前処理が行われ、上記第二変換部126においては基本命令の並び替えにおけるいわゆる後処理が行われる。なお、実際の回路では並列処理プロセッサの処理能力を向上させるために、命令競出部56と命令発行部82における処理がパイプライン化される。このため、命令読出部56における処理時間と命令発行部82における処理時間と命令発行部82における処理時間と命令発行部82における処理時間の差が少なくなるように、上記前処理と後処理を分割する。

【0080】以上のような構成を有する本実施例に係る並列処理プロセッサにより、全体として配線長を短くすることができ、動作速度を向上させることができる。なお、命令読出部56に供給される命令語に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ30の回路規模を小さくすることができることは、上記実施例1及び2に係る並列処理プロセッサと同様である。

(実施例4)図25は、本実施の形態3の実施例4に係る並列処理プロセッサの構成を示す図である。図25に示されるように、この並列処理プロセッサ31は図16に示された上記の並列処理プロセッサ25と同様な構成を有し、変換部127が命令読出部57に内蔵されると共に、判断部107が命令発行部83に内蔵される。

【0081】ここで変換部127の構成及び動作は、図10及び図11に示された変換部115の構成及び動作と同様なものであり、判断部107の構成及び動作と同様なものである。以上のような構成を有する本実施例に係る並列処理プロセッサによれば、上記実施の形態2の実施例4に係る並列処理プロセッサと同様の効果を得ることができる。すなわち、命令発行部83に判断部107を内蔵することにより基本命令の並列処理を確実かつ効率的に遂行することができ、動作の信頼性を高めることができるとともに、命令読出部57に変換部127を内蔵することにより、命令実行部への命令発行部83による基本命令の発行を容易にし、動作速度を向上させることができる。

【0082】なお、命令読出部57に供給される命令語に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ31の回路規模を小さくすることができることは、上記実施例に係る並列処理プロセッサと同様である。

21

(実施例5)図26は、本実施の形態3の実施例5に係る並列処理プロセッサの構成を示す図である。図26に示されるように、この並列処理プロセッサ32は図18に示された上記実施の形態2の実施例5に係る並列処理プロセッサ26と同様な構成を有し、変換部128及び判断部108が命令発行部84に内蔵される。

【0083】ここで変換部128の構成及び動作は、図10及び図11に示された変換部115の構成及び動作と同様なものであり、判断部108の構成および動作は図6に示された判断部103の構成及び動作と同様なものである。以上のような構成を有する本実施例に係る並列処理プロセッサによれば、上記実施の形態2の実施例5に係る並列処理プロセッサと同様な効果を得ることができる。すなわち、命令発行部84に判断部108を内蔵することにより基本命令の並列処理を確実かつ効率的に遂行することができ、動作の信頼性を高めることができるとともに、命令発行部84にさらに変換部128を内蔵することにより、命令実行部への基本命令の発行を容易にし、動作速度を向上させることができる。

【0084】なお、命令読出部58に供給される命令語 20 に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ32の回路規模を小さくすることができることは、上記実施例に係る並列処理プロセッサと同様である。

(実施例6)図27は、本実施の形態3の実施例6に係る並列処理プロセッサの構成を示す図である。図27に示されるように、この並列処理プロセッサ33は図20に示された上記の並列処理プロセッサ27と同様な構成を有するものである。

【0085】ここで、第一変換部129と第二変換部130の構成及び動作は、図14に示された第一変換部117と第二変換部118の構成及び動作と同様なものであり、判断部109の構成および動作は図6に示された判断部109の構成を可断をものである。以上のような構成を有する本実施例に係る並列処理プロセッサによれば、上記実施の形態2の実施例6に係る並列処理プロセッサと同様の効果を得ることができる。すなわち、命令発行部85に判断部109を内蔵することができ、動作の信頼性を高めることができるとともに、命令読出部59に第一変換部129を含むことにより、命令実行部85に第二変換部130を含むことにより、命令実行部85に第二変換部130を含むことにより、命令実行部への命令発行部85による基本命令の発行を容易にし、動作速度を向上させることができる。

【0086】なお、命令読出部59に供給される命令語に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ33の回路規模を小さくすることができることは、上記実施例に係る並列処理プロセッサと同様である。

[実施の形態4] 図28から図33に示されるように、

本実施の形態4に係る並列処理プロセッサ34~39は、メモリ12に接続された命令説出部60~65と、命令読出部にそれぞれ接続された命令発行部86~91と、命令発行部に接続される命令実行部LU0, LU1, FU0, FU1, BU0, BU1と、全ての命令実行部に接続されたレジスタ部101とを備えたものである。ここで、命令実行部LU1はロードストア命令実行部であり、ロード命令及びストア命令実行する。なお、これらの実行が完了した時には命令実行部LU1は命令発行部86~91へ通知する。また、命令実行する。なお、この実行が完了した時には命令実行部BU1は命令発行部86~91へ通知する。

【0087】以下において、本実施の形態4に係る並列処理プロセッサを、一命令語に含まれる最大基本命令語長が4の場合を示した図を用いて説明する。なお、図28から図33においては、一命令語の最大基本命令語長が4であることが命令読出部60~65から命令発行部86~91への四本の矢印で示されている。また、本実施の形態4は、一命令語の最大基本命令語長が4の場合に限られるものでないことはいうまでもない。

(実施例1)図28は、本実施の形態4の実施例1に係る並列処理プロセッサの構成を示す図である。図28に示されるように、この並列処理プロセッサ34は、命令 読出部60に変換部131を備える。そしてこの変換部131の構成及び動作は、上記実施の形態2の実施例1で詳述した変換部115の構成及び動作と同じものである。すなわち変換部131は、取り込んだ一命令語毎に、該命令語に含まれる基本命令を複数の命令実行部の構成に応じて並び替えた上で命令発行部86に供給する

【0088】以上のような構成を有する並列処理プロセッサ34においても、上記実施の形態2の実施例1に係る並列処理プロセッサ22と同様な効果を得ることができる。すなわち、命令実行部への命令発行部86による基本命令の発行を容易にし、動作速度を向上させることができる。

【0089】なお、命令読出部60に供給される命令語に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ34の回路規模を小さくすることができることは、上記実施の形態に係る並列処理プロセッサと同様である。

(実施例2) 図29は、本実施の形態4の実施例2に係る並列処理プロセッサの構成を示す図である。図29に示されるように、この並列処理プロセッサ35は図12に示された並列処理プロセッサ23と同様な構成を有し、変換部132が命令発行部87に含まれる。ここで変換部132の構成及び動作は、図10及び図11に示された変換部115の構成及び動作と同様なものであ

50 Z

10

【0090】このような本実施例に係る並列処理プロセッサによれば、命令発行部87は命令読出部61から供給された命令語に含まれる基本命令を、複数の命令実行部の構成に応じて並び替えた後に該命令実行部へ各基本命令を発行するため、全体としての配線長を短くして動作速度を向上させることができる。なお、命令読出部61に供給される命令語に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ35の回路規模を小さくすることができることも、上記の並列処理プロセッサと同様である。

23

(実施例3) 図30は、本実施の形態4の実施例3に係る並列処理プロセッサの構成を示す図である。図30に示されるように、この並列処理プロセッサ36は図14に示された上記の並列処理プロセッサ24と同様な構成を有し、命令読出部62は取り込んだ命令語毎に該命令語に含まれる基本命令を複数の命令実行部の構成に応じて並び替える第一変換部133を含む。そして、命令発行部88は命令読出部62から供給された命令語に含まれる基本命令を該複数の命令実行部の構成に応じてさらに並び替える第二変換部134を含む。

【0091】ここで、上記第一変換部133においては基本命令の並び替えのいわゆる前処理が行われ、上記第二変換部134においては基本命令の並び替えにおけるいわゆる後処理が行われる。なお、実際の回路では並列処理プロセッサの処理能力を向上させるために、命令読出部62と命令発行部88における処理がパイプライン化される。このため、命令読出部62における処理時間と命令発行部88における処理時間と命令発行部88における処理時間と命令発行部88における処理時間と命令発行部88における処理時間の差が少なくなるように、上記前処理と後処理を分割する。

【0092】以上のような構成を有する本実施例に係る並列処理プロセッサにより、全体として配線長を短くすることができ、動作速度を向上させることができる。なお、命令読出部62に供給される命令語に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ36の回路規模を小さくすることができることは、上記実施例1及び2に係る並列処理プロセッサと同様である。

(実施例4)図31は、本実施の形態4の実施例4に係る並列処理プロセッサの構成を示す図である。図31に示されるように、この並列処理プロセッサ37は図16に示された上記の並列処理プロセッサ25と同様な構成を有し、変換部135が命令読出部63に内蔵されると共に、判断部110が命令発行部89に内蔵される。

【0093】ここで変換部135の構成及び動作は、図10及び図11に示された変換部115の構成及び動作と同様なものであり、判断部110の構成および動作は図6に示された判断部103の構成及び動作と同様なも50

のである。以上のような構成を有する本実施例に係る並列処理プロセッサによれば、上記実施の形態2の実施例4に係る並列処理プロセッサと同様の効果を得ることができる。すなわち、命令発行部89に判断部110を内蔵することにより基本命令の並列処理を確実かつ効率的に遂行することができ、動作の信頼性を高めることができるとともに、命令読出部63に変換部135を内蔵することにより、命令実行部への命令発行部89による基本命令の発行を容易にし、動作速度を向上させることができる。

【0094】なお、命令読出部63に供給される命令語に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ37の回路規模を小さくすることができることは、上記実施例に係る並列処理プロセッサと同様である。

(実施例5)図32は、本実施の形態4の実施例5に係る並列処理プロセッサの構成を示す図である。図32に示されるように、この並列処理プロセッサ38は図18に示された上記実施の形態2の実施例5に係る並列処理プロセッサ26と同様な構成を有し、変換部136及び判断部111が命令発行部90に内蔵される。

【0095】ここで変換部136の構成及び動作は、図10及び図11に示された変換部115の構成及び動作と同様なものであり、判断部111の構成および動作は図6に示された判断部103の構成及び動作と同様なものである。以上のような構成を有する本実施例に係る並列処理プロセッサによれば、上記実施の形態2の実施例5に係る並列処理プロセッサと同様な効果を得ることができる。すなわち、命令発行部90に判断部111を内蔵することにより基本命令の並列処理を確実かつ効率的に遂行することができ、動作の信頼性を高めることができるとともに、命令発行部90にさらに変換部136を内蔵することにより、命令実行部への基本命令の発行を容易にし、動作速度を向上させることができる。

【0096】なお、命令読出部64に供給される命令語に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ38の回路規模を小さくすることができることは、上記実施例に係る並列処理プロセッサと同様である。

40 (実施例6)図33は、本実施の形態4の実施例6に係る並列処理プロセッサの構成を示す図である。図33に示されるように、この並列処理プロセッサ39は図20に示された上記の並列処理プロセッサ27と同様な構成を有するものである。

【0097】ここで、第一変換部137と第二変換部138の構成及び動作は、図14に示された第一変換部117と第二変換部118の構成及び動作と同様なものであり、判断部112の構成および動作は図6に示された判断部103の構成及び動作と同様なものである。以上のような構成を有する本実施例に係る並列処理プロセッ

サによれば、上記実施の形態2の実施例6に係る並列処理プロセッサと同様の効果を得ることができる。すなわち、命令発行部91に判断部112を内蔵することにより基本命令の並列処理を確実かつ効率的に遂行することができ、動作の信頼性を高めることができるとともに、命令続出部65に第一変換部137を含むと共に命令発行部91に第二変換部138を含むことにより、命令実行部への命令発行部91による基本命令の発行を容易にし、動作速度を向上させることができる。

【0098】なお、命令読出部65に供給される命令語 10 に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ39の回路規模を小さくすることができることは、上記実施例に係る並列処理プロセッサと同様である。

[実施の形態 5] 図34から図39に示されるように、本実施の形態5に係る並列処理プロセッサ40~45は、メモリ12に接続された命令読出部66~71と、命令読出部にそれぞれ接続された命令発行部92~97と、命令発行部に接続される命令実行部LU0, LU1, IU0, IU1, FU0, FU1, MU0, MU1, BU0, BU1と、全ての命令実行部に接続されたレジスタ部102とを備えたものである。

【0099】以下において、本実施の形態5に係る並列処理プロセッサを、一命令語に含まれる最大基本命令語長が4の場合を示した図を用いて説明する。なお、図34から図39においては、一命令語の最大基本命令語長が4であることが命令読出部66~71から命令発行部92~97への四本の矢印で示されている。また、本実施の形態5は、一命令語の最大基本命令語長が4の場合に限られるものでないことはいうまでもない。

(実施例1)図34は、本実施の形態5の実施例1に係る並列処理プロセッサの構成を示す図である。図34に示されるように、この並列処理プロセッサ40は、命令 読出部66に変換部139を備える。そしてこの変換部139の構成及び動作は、上記実施の形態2の実施例1で詳述した変換部115の構成及び動作と同じものである。すなわち変換部139は、取り込んだ一命令語毎に、該命令語に含まれる基本命令を複数の命令実行部の構成に応じて並び替えた上で命令発行部92に供給する。

【0100】以上のような構成を有する並列処理プロセッサ40においても、上記実施の形態2の実施例1に係る並列処理プロセッサ22と同様な効果を得ることができる。すなわち、命令発行部92による命令実行部への基本命令の発行を容易にし、動作速度を向上させることができる。

【0101】なお、命令読出部66に供給される命令語に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ40の回路規模を小さくすることができることは、上記実施の形態に係る並列処理プロセッ 50

サと同様である。

(実施例2)図35は、本実施の形態5の実施例2に係る並列処理プロセッサの構成を示す図である。図35に示されるように、この並列処理プロセッサ41は図12に示された並列処理プロセッサ23と同様な構成を有し、変換部140が命令発行部93に含まれる。ここで変換部140の構成及び動作は、図10及び図11に示された変換部115の構成及び動作と同様なものである。

【0102】このような本実施例に係る並列処理プロセッサによれば、命令発行部93は命令読出部67から供給された命令語に含まれる基本命令を、複数の命令実行部の構成に応じて並び替えた後に該命令実行部へ各基本命令を発行するため、全体としての配線長を短くして動作速度を向上させることができる。なお、命令読出部67に供給される命令語に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ41の回路規模を小さくすることができることは、上記の並列処理プロセッサと同様である。

(実施例3)図36は、本実施の形態5の実施例3に係る並列処理プロセッサの構成を示す図である。図36に示されるように、この並列処理プロセッサ42は図14に示された上記の並列処理プロセッサ24と同様な構成を有し、命令読出部68は取り込んだ命令語毎に該命令語に含まれる基本命令を複数の命令実行部の構成に応じて並び替える第一変換部141を含む。そして、命令発行部94は命令読出部68から供給された命令語に含まれる基本命令を該複数の命令実行部の構成に応じてさらに並び替える第二変換部142を含む。

【0103】ここで、上記第一変換部141においては基本命令の並び替えのいわゆる前処理が行われ、上記第二変換部142においては基本命令の並び替えにおけるいわゆる後処理が行われる。なお、実際の回路では並列処理プロセッサの処理能力を向上させるために、命令競出部68と命令発行部94における処理がパイプライン化される。このため、命令読出部68における処理時間と命令発行部94における処理時間の差が少ないほど、パイプライン化した効果が期待できる。従って、命令読出部68における処理時間と命令発行部94における処理時間の差が少なくなるように、上記前処理と後処理を分割する。

【0104】以上のような構成を有する本実施例に係る並列処理プロセッサにより、全体として配線長を短くすることができ、動作速度を向上させることができる。なお、命令読出部68に供給される命令語に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ42の回路規模を小さくすることができることは、上記実施例1及び2に係る並列処理プロセッサと同様である。

(実施例4) 図37は、本実施の形態5の実施例4に係

る並列処理プロセッサの構成を示す図である。図37に示されるように、この並列処理プロセッサ43は図16に示された上記の並列処理プロセッサ25と同様な構成を有し、変換部143が命令読出部69に内蔵されると共に、判断部113が命令発行部95に内蔵される。

27

【0105】ここで変換部143の構成及び動作は、図10及び図11に示された変換部115の構成及び動作と同様なものであり、判断部113の構成および動作は図6に示された判断部103の構成及び動作と同様なものである。以上のような構成を有する本実施例に係る並列処理プロセッサによれば、上記実施の形態2の実施例4に係る並列処理プロセッサと同様の効果を得ることができる。すなわち、命令発行部95に判断部113を内蔵することにより基本命令の並列処理を確実かつ効率的に遂行することができ、動作の信頼性を高めることができるとともに、命令読出部69に変換部143を内蔵することにより、命令実行部への命令発行部95による基本命令の発行を容易にし、動作速度を向上させることができる。

【0106】なお、命令読出部69に供給される命令語 20 に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ43の回路規模を小さくすることができることは、上記実施例に係る並列処理プロセッサと同様である。

(実施例5)図38は、本実施の形態5の実施例5に係る並列処理プロセッサの構成を示す図である。図38に示されるように、この並列処理プロセッサ44は図18に示された上記実施の形態2の実施例5に係る並列処理プロセッサ26と同様な構成を有し、変換部144及び判断部114が命令発行部96に内蔵される。

【0107】ここで変換部144の構成及び動作は、図10及び図11に示された変換部115の構成及び動作と同様なものであり、判断部114の構成及び動作と同様なものである。以上のような構成を有する本実施例に係る並列処理プロセッサによれば、上記実施の形態2の実施例5に係る並列処理プロセッサと同様な効果を得ることができる。すなわち、命令発行部96に判断部114を内蔵することにより基本命令の並列処理を確実かつ効率的に遂行することができ、動作の信頼性を高めることができるとともに、命令発行部96にさらに変換部144を内蔵することにより、命令実行部への基本命令の発行を容易にし、動作速度を向上させることができる。

【0108】なお、命令読出部70に供給される命令語に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ44の回路規模を小さくすることができることは、上記実施例に係る並列処理プロセッサと同様である。

(実施例6)図39は、本実施の形態5の実施例6に係る並列処理プロセッサの構成を示す図である。図39に 50

示されるように、この並列処理プロセッサ45は図20 に示された上記の並列処理プロセッサ27と同様な構成 を有するものである。

【0109】ここで、第一変換部145と第二変換部146の構成及び動作は、図14に示された第一変換部117と第二変換部118の構成及び動作と同様なものであり、判断部112の構成および動作は図6に示された判断部103の構成及び動作と同様なものである。以上のような構成を有する本実施例に係る並列処理プロセッサと同様の効果を得ることができる。すなりち、命令発行部97に判断部219を内蔵することができ、動作の信頼性を高めることができるとともに、命令読出部71に第一変換部145を含むと共に命令発行部97に第二変換部145を含むと共に命令発行部97に第二変換部146を含むことにより、命令実行部への命令発行部97による基本命令の発行を容易にし、動作速度を向上させることができる。

【0110】なお、命令読出部71に供給される命令語に含まれた基本命令の並びを予め制約することにより、並列処理プロセッサ45の回路規模を小さくすることができることは、上記実施例に係る並列処理プロセッサと同様である。最後に、本発明に係る課題を解決するための手段について付記する。

- (1)命令区切り情報によって区切られた命令語に含まれる一つあるいは複数の基本命令を並列的に実行する並列処理プロセッサであって、供給される基本命令に応じた処理を並列的に実行する複数の命令実行部と、命令区切り情報に応じて命令語を一つずつ取り込む命令取り込み部と、命令取り込み部から供給された命令語に含まれる基本命令毎に、基本命令を実行すべきいずれか一つの命令実行部へ選択的に基本命令を発行する命令発行部とを備えたことを特徴とする並列処理プロセッサ。
 - (2) 複数の命令実行部は全て同一の構成を有する
 - (1) に記載の並列処理プロセッサ。
- (3)複数の命令実行部のうち少なくとも二つは構成が 相違すると共に、命令取り込み部は、取り込んだ命令語 毎に、命令語に含まれる基本命令を複数の命令実行部の 構成に応じて並び替えた上で命令発行部に供給する
- (1)に記載の並列処理プロセッサ。
- (4)複数の命令実行部のうち少なくとも二つは構成が 相違すると共に、命令発行部は、命令取り込み部から供 給された命令語に含まれる基本命令を、複数の命令実行 部の構成に応じて並び替えた後に命令実行部へ発行する
- (1) に記載の並列処理プロセッサ。
- (5) 複数の命令実行部のうち少なくとも二つは構成が 相違すると共に、命令取り込み部は、取り込んだ命令語 毎に、命令語に含まれる基本命令を複数の命令実行部の 構成に応じて並び替えた上で命令発行部に供給し、命令 発行部は、命令取り込み部から供給された命令語に含ま

れる基本命令を、複数の命令実行部の構成に応じてさら に並び替えた後に命令実行部へ発行する(1)に記載の 並列処理プロセッサ。

- (6)複数の命令実行部のうち少なくとも二つは構成が相違すると共に、命令取り込み部は、予め複数の命令実行部の構成に応じた順序に並べられた基本命令が含まれる命令語を取り込む(3)から(5)のいずれかに記載の並列処理プロセッサ。ここで、このような手段によれば、命令取り込み部は予め複数の命令実行部の構成に応じた順序に並べられた基本命令が含まれる命令語を取り10込むため、並列処理プロセッサの回路規模を小さくすることができる。
- (7)命令発行部は、命令実行部において実行中の基本命令の種類に応じて、実行が完了する前に次の基本命令を発行する(1)から(6)のいずれかに記載の並列処理プロセッサ。
- (8)命令発行部は、供給された基本命令が命令実行部において実行中の基本命令に対してデータ依存関係を持たず、かつ削御依存関係を持たず、かつ資源競合も生じないものである場合には、実行が完了する前に供給され 20 た基本命令を発行する(7)に記載の並列処理プロセッサ。このような手段によれば、さらに基本命令の並列処理を確実かつ効率的に遂行することができ、動作の信頼性を高めることができる。

[0111]

【発明の効果】上述の如く、本発明によれば、命令取り込み部は命令区切り情報に応じて命令語を一つずつ取り込むため該命令語を可変長とすることができ、命令発行部は取り込まれた命令語に含まれる基本命令毎に、対応するいずれか一つの命令実行部へ基本命令を発行するた30め、命令語中に基本命令をより効率的に含ませることができると共に、並列処理プロセッサの並列処理能力を向上させることができる。

【0112】また、上記において複数の命令実行部のうち少なくとも二つが構成を異にするものとすれば、命令語の実行のため過剰な回路規模が必要とされず、並列処理プロセッサの小型化を実現することができる。さらに命令取り込み部は、取り込んだ命令語毎に、命令語に含まれる基本命令を複数の命令実行部の構成に応じて並び替えた上で命令発行部に供給するものとすれば、並列処40理プロセッサの回路規模を小さくすることができると共に、動作の高速化を図ることができる。

【0113】また、命令発行部が、命令実行部において 実行中の基本命令の種類に応じて、該実行が完了する前 に次の基本命令を発行することとすれば、さらなる並列 処理の効率化を図ることができる。

【図面の簡単な説明】

【図1】従来の並列処理プロセッサの構成を示す図である。

【図2】4個の命令実行部を備えた図1に示される並列 50 セッサの構成を示す図である。

処理プロセッサに供給される命令語の形式を示す図である。

【図3】実施の形態1の実施例1に係る並列処理プロセッサの構成を示す図である。

【図4】図3に示された命令読出部と命令発行部の構成を示す図である。

【図5】実施の形態1に係る並列処理プロセッサに供給 される命令語の形式を示すものである。

【図6】実施の形態1の実施例2に係る並列処理プロセッサの構成を示す図である。

【図7】実施の形態2の実施例1に係る並列処理プロセッサの構成を示す図である。

【図8】図7に示された命令読出部と命令発行部の構成を示す図である。

【図9】実施の形態2に係る並列処理プロセッサにおける基本命令の並び替えを説明するための図である。

【図10】図7に示された変換部の構成を示す回路図である。

【図11】最大基本命令語長が4の場合における変換部 の構成を示す回路図である。

【図12】実施の形態2の実施例2に係る並列処理プロセッサの構成を示す図である。

【図13】図12に示された命令読出部と命令発行部の 構成を示す図である。

【図14】実施の形態2の実施例3に係る並列処理プロセッサの構成を示す図である。

【図15】図14に示された命令読出部と命令発行部の構成を示す図である。

【図16】実施の形態2の実施例4に係る並列処理プロセッサの構成を示す図である。

【図17】図16に示された命令読出部と命令発行部の 構成を示す図である。

【図18】実施の形態2の実施例5に係る並列処理プロセッサの構成を示す図である。

【図19】図18に示された命令読出部と命令発行部の 構成を示す図である。

【図20】実施の形態2の実施例6に係る並列処理プロセッサの構成を示す図である。

【図21】図20に示された命令読出部と命令発行部の構成を示す図である。

【図22】実施の形態3の実施例1に係る並列処理プロセッサの構成を示す図である。

【図23】実施の形態3の実施例2に係る並列処理プロセッサの構成を示す図である。

【図24】実施の形態3の実施例3に係る並列処理プロセッサの構成を示す図である。

【図25】実施の形態3の実施例4に係る並列処理プロセッサの構成を示す図である。

【図26】実施の形態3の実施例5に係る並列処理プロセッサの構成を示す図である。

【図27】実施の形態3の実施例6に係る並列処理プロセッサの構成を示す図である。

【図28】実施の形態4の実施例1に係る並列処理プロセッサの構成を示す図である。

【図29】実施の形態4の実施例2に係る並列処理プロセッサの構成を示す図である。

【図30】実施の形態4の実施例3に係る並列処理プロセッサの構成を示す図である。

【図31】実施の形態4の実施例4に係る並列処理プロセッサの構成を示す図である。

【図32】実施の形態4の実施例5に係る並列処理プロセッサの構成を示す図である。

【図33】実施の形態4の実施例6に係る並列処理プロセッサの構成を示す図である。

【図34】実施の形態5の実施例1に係る並列処理プロセッサの構成を示す図である。

【図35】実施の形態5の実施例2に係る並列処理プロセッサの構成を示す図である。

【図36】実施の形態5の実施例3に係る並列処理プロセッサの構成を示す図である。

【図37】実施の形態5の実施例4に係る並列処理プロセッサの構成を示す図である。

【図38】実施の形態5の実施例5に係る並列処理プロセッサの構成を示す図である。

【図39】実施の形態5の実施例6に係る並列処理プロセッサの構成を示す図である。

【符号の説明】

1, 46~71 命令競出部

3,72~97 命令発行部

5,98~102 レジスタ部

7, 12 メモリ

10 並列処理プロセッサ

*13,17 命令語の形式

15 インタフェース

20~45 プロセッサ

103~114, 219 判断部

115~146 変換部

147, 148 分岐命令 (BI) 検出器ブロック

149,150 浮動小数点演算命令(FI)検出器ブロック

151,152 整数演算命令(II)検出器ブロック

10 153, 154 ロードストア命令 (LI) 検出器プロック

155~162 バッファ

163~186 ANDゲート

187~198 排他的ORゲート

199~208 ORゲート

209~218, 355~368 セレクタ

300~306 固定長フェッチ部 (FPC)

308~314 命令パッファ

316~322 切出部

20 324~337 加算器

339~345 実行フェッチ部 (EPC)

347~353 命令レジスタ

370~376 制御部

378~381 ANDゲート

EUO~EUn, LUO, LU1, IUO, IU1, F UO, FU1, MUO, MU1, BUO, BU1 命令 実行部

BDI~BD4 分岐命令(BI)検出器

FD1~FD4 浮動小数点演算命令(FI)検出器

30 ID1~ID4 整数演算命令(II)検出器

LD1~LD4 ロードストア命令(LI)検出器

* L1~L4 伝送線

【図2】

4個の命令與行邸を備えた図1に示される並列処理 プロセッサに供給される命令語の形式を示す図


пор	пов	пор	nop
ΕI	пор	пор	пор
пор	E I	qon	000
пор	000	ΕI	000
na p	nap	000	ΕI
ΕI	61	000	пор
1 3	nop	ΕI	пар
81	nop	пов	EI
nop	51	ΕI	U O D
nop	e i	пор	ΕI
000	пор	£ !	Εſ
5 (ĒΙ	ĘI	nop
E I	El	U O D	6 I
ΕI	nop	ΕI	ΕI
000	ΕI	ξl	ΕI
· E 1	£Ι	ΕI	ÆΙ

[図5]


実施の形態(に係る並列処理プロセッサ に供給される命令語の形式を示す図

0	E	1	ΕI
1	EI		


【図1】 使来の並列処理プロセッサの構成を示す図




【図3】 実施の形態1の実施例1に係る並列処理プロセッサの構成を示す図




【図4】 図に示された命令観出的と命令発行部の構成を示す図



【図 6 】 実施の形態1の実施例2に係る並列処理プロセッサの構成を示す図




【図7】 実施の形態2の実施例1に係る並列処理プロセッサの領域を示す図




【図9】

実施の形態 2 に係る並列処理プロセッサにおける 基本命令の並び替えを説明するための図





[図8]




【図12】

実施の形態2の実施例2に係る並列処理プロセッサの構成を示す図







【図13】




[図 1 4] 実施の形態2の実施例3に係る並列級環プロセッサの構成を示す図



【図11】 最大基本命令語長が4の場合における変換部 の構成を示す回路図




【図 1 5 】 図14に示された命令銃出船と命令発行部の構成を示す図




【図17】

図16に示された命令後出勢と命令発行部の構成を示す図




[図16]




[図18]

実施の形態2の実施例5に係る並列処理プロセッサの構成を示す関




【図19】

図18に示された命令読出部と命令発行部の構成を示す図




【図21】

図20に示された命令誘出部と命令発行部の構成を乐す図




[図20]

実施の形態2の実施例8に係る並列処理プロセッサの構成を示す図




【図22】

実施の形骸3の実施例1に係る並列処理プロセッサの構成を示す図




【図23】

實施の形態8の実施例2に係る並列処理プロセッサの構成を示す図




【図25】

更施の形態3の実施例4に係る並列処理プロセッサの構成を示す図




【図24】

実施の形態3の実施領3に係る並列処理プロセッサの構成を示す図




【図26】


英族の形態3の実施例5に係る並列処理プロセッサの構成を示す図




【図27】 実施の形態3の変施消6に係る並列処理プロセッサの構成を示す図




真施の形態4の実施例2に係る並列処理プロセッサの構成を示す図



[図28]




実施の形態4の実施例3に係る並列処理プロセッサの構成を示す団




【図31】

宴館の形態4の宴館例4に係る並列処理プロセッサの構成を示す図




[図32]

実施の形態4の実施例5に係る並列処理プロセッサの構成を示す図




[図33]

異塊の形態4の実施例8に係る並列処理プロセッサの構成を示す図




【図34】 実施の形即5の実施例1に係る並列処理プロセッサの構成を示す図




[図36]

実施の形態5の実施例3に係る並列処理プロセッサの構成を示す図




[図35]

宴施の形態5の実施例2に係る象列処理プロセッサの構成を示す図



【図38】

実施の形態5の實施例5に係る並列迅速プロセッサの構成を示す図





【図37】

TE CITY

[図39]

実施の形態5の実施例8に係る並列処理プロセッサの構成を示す図





フロントページの続き

(72)発明者 中村 聚基

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 竹部 好正

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

Fターム(参考) 5B013 AA16 DD01 DD02

5B033 AA06 AA14 BE05 DC09

5B045 AA07 GG15

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第3区分

【発行日】平成16年12月2日(2004.12.2)

【公開番号】特開2001-100997(P2001-100997A)

【公開日】平成13年4月13日(2001.4.13)

【出願番号】特願平11-281957

【国際特許分類第7版】

G	0	6	F	9/38
G	0	6	F	9/30
G	0	6	F	9/32
G	n	6	F	15/16

[FI]

G	0	6	F	9/38	3	7	0	X
G	0	6	F	9/30	3	5	0	F
G	0	6	F	9/32	3	5	0	Α
G	0	6	F	15/16	6	1	0	В
C	n	6	F	15/16	6	4	n	К

【手続補正書】。

【提出日】平成15年12月18日(2003.12.18)

【手続補正1】

【補正対象曹類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正の内容】

【発明の名称】情報処理装置及び情報処理方法

【手続補正2】

【補正対象醬類名】明細醬

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【謂求項1】

命令区切り情報によって区切られた命令語に含まれる一つあるいは複数の基本命令を並列 的に実行する情報処理装置であって、

供給される前記基本命令に応じた処理を並列的に実行する複数の命令実行部と、

前記命令区切り情報に応じて前記命令語を一つずつ取り込む命令取り込み部と、

前記命令取り込み部から供給された前記命令語に含まれる前記基本命令毎に、前記基本命令を実行すべきいずれか一つの前記命令実行部へ、選択的に前記基本命令を発行する命令発行部と、

を備えたことを特徴とする情報処理装置。

【請求項2】

<u>前記</u>複数の命令実行部の<u>少なくとも二つは、同一の構成を有する</u>請求項1に記載の<u>情報</u> 処理装置。

【請求項3】

前記命令取り込み部は<u>、前記</u>命令語に含まれる前記基本命令を、前記複数の命令実行部の構成に応じて並び替えた上で前記命令発行部に供給する請求項1又は2に記載の<u>間報処</u>理装置。

【簡求項4】

<u>前記</u>命令取り込み部は、<u>予</u>め複数の命令実行部の構成に応じた順序に並べられた<u>基本命</u>令が含まれる命令語を取り込む</u>請求項1又は2に記載の<u>情報処理装置</u>。

【 謝求項 5 】

前記命令発行部は、前記命令語に含まれる前記基本命令を、前記複数の命令実行部の構成 に応じて並び替えた後に前記命令実行部へ発行する請求項1又は2に記載の情報処理装置

【請求項6】

<u>前記命令発行部は、所定の場合には、前記命令実行部における実行が完了する前に次の前</u> 記基本命令を発行する請求項<u>1ないし5いずれかに記載の情報処理装置。</u>

【請求項7】

前記所定の場合とは、前記命令発行に供給された基本命令が前記命令実行部おいて実行中 の基本命令に対してデータ依存関係を持たず、かつ、制御依存関係を持たず、かつ、資源 競合も生じないものである場合あること、

を特徴とする情報処理装置。

【請求項8】

命令区切り情報によって区切られた命令語に含まれる一つあるいは複数の基本命令を、前 記命令区切り情報に応じて取り出し、

前記一つあるいは複数の基本命令を複数の命令実行部へ選択的に発行し、

前記一つあるいは複数の基本命令を並列的に実行すること、

を特徴とする情報処理方法。

【請求項9】

前記命令語に含まれる一つあるいは複数の基本命令を、前記複数の命令実行部の構成に応 じて並び替えた上で前記複数の命令実行部へ発行すること、

を特徴とする請求項8記載の情報処理方法。

【手続補正3】

【補正対象醬類名】明細書

【補正対象項目名】 0 0 0 1

【補正方法】変更

【補正の内容】

[0001]

【発明の属する技術分野】

本発明は、<u>情報処理装置及び情報処理方法</u>に関し、さらに詳しくは複数の基本命令を並列的に実行する<u>情報処理装置及び情報処理方法</u>に関するものである。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0009

【補正方法】変更

【補正の内容】

[0009]

【発明が解決しようとする課題】

本発明は、上述の問題を解消するためになされたもので、効率よい<u>情報処理</u>を実現する<u>情</u> 報処理装置及び情報処理方法</u>を提供することを目的とする。

【手続補正5】。

【補正対象醬類名】明細醬

【補正対象項目名】 0 0 1 0

【補正方法】変更

【補正の内容】、

[0010]

【課題を解決するための手段】

上記の目的は、命令区切り情報によって区切られた命令語に含まれる一つあるいは複数の

基本命令を並列的に実行する<u>情報処理装置</u>であって、供給される前記基本命令に応じた処理を並列的に実行する複数の命令実行部と、前記命令区切り情報に応じて前記命令語を一つずつ取り込む命令取り込み部と、前記命令取り込み部から供給された前記命令語に含まれる前記基本命令毎に、前記基本命令を実行すべきいずれか一つの前記命令実行部へ、選択的に前記基本命令を発行する命令発行部とを備えたことを特徴とする<u>情報処理装置</u>を提供することにより違成される。

【手続補正6】

【補正対象暫類名】明細暫

【補正対象項目名】0011

【補正方法】変更

【補正の内容】

[0011]

<u>また、本情報処理装置において、複数の命令実行部の少なくとも二つは、同一の構成を有</u>するものとすることができる。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正の内容】

[0012]

また、本情報処理装置において、命令取り込み部は、命令語に含まれる基本命令を、複数 の命令実行部の構成に応じて並び替えた上で命令発行部に供給するものとすることができる。

【手続補正8】

【補正対象魯類名】明細書

【補正対象項目名】0013

【補正方法】変更

【補正の内容】

[0013]

また、本情報処理装置において、命令取り込み部は、予め複数の命令実行部の構成に応じた順序に並べられた基本命令が含まれる命令語を取り込むものとすることができる。

また、本情報処理装置において、命令発行部は、命令語に含まれる基本命令を、複数の 命令実行部の構成に応じて並び替えた後に命令実行部へ発行するものとすることができる

また、本情報処理装置において、命令発行部は、所定の場合には、命令実行部における 実行が完了する前に次の基本命令を発行するものとすることができる。所定の場合とは、 命令発行に供給された基本命令が命令実行部おいて実行中の基本命令に対してデータ依存 関係を持たず、かつ、制御依存関係を持たず、かつ、資源競合も生じないものである場合 あること、である。

また、上記の目的は、命令区切り情報によって区切られた命令語に含まれる一つあるいは複数の基本命令を、命令区切り情報に応じて取り出し、一つあるいは複数の基本命令を複数の命令実行部へ選択的に発行し、一つあるいは複数の基本命令を並列的に実行することを特徴とする情報処理方法を提供することにより違成される。

また、本情報処理方法において、命令語に含まれる一つあるいは複数の基本命令を、複数の命令実行部の構成に応じて並び替えた上で複数の命令実行部へ発行するものとすることができる。

【手続補正9】

【補正対象曹類名】明細曹

【補正対象項目名】0111

【補正方法】変更

【補正の内容】

[0111]

上述の如く、本実施の形態によれば、命令取り込み部は命令区切り情報に応じて命令語を一つずつ取り込むため該命令語を可変長とすることができ、命令発行部は取り込まれた命令語に含まれる基本命令毎に、対応するいずれか一つの命令実行部へ基本命令を発行するため、命令語中に基本命令をより効率的に含ませることができると共に、並列処理プロセッサの並列処理能力を向上させることができる。

また、上記において複数の命令実行部のうち少なくとも二つが構成を異にするものとすれば、命令語の実行のため過剰な回路規模が必要とされず、並列処理プロセッサの小型化を実現することができる。さらに命令取り込み部は、取り込んだ命令語毎に、命令語に含まれる基本命令を複数の命令実行部の構成に応じて並び替えた上で命令発行部に供給するものとすれば、並列処理プロセッサの回路規模を小さくすることができると共に、動作の高速化を図ることができる。

また、命令発行部が、命令実行部において実行中の基本命令の種類に応じて、該実行が 完了する前に次の基本命令を発行することとすれば、さらなる並列処理の効率化を図るこ とができる。

【手続補正10】

【補正対象曹類名】明細曹

【補正対象項目名】 0 1 1 2

【補正方法】変更

【補正の内容】

[0112]

【発明の効果】

上述の如く、本発明によれば、<u>効率良い情報処理を実現する情報処理装置及び情報処理方</u>法を提供することができる。

【手続補正11】

【補正対象魯類名】明細魯

【補正対象項目名】 0 1 1 3

【補正方法】削除

【補正の内容】